麻豆视频

Tendencias e Información del Mercado

Escape del Límite de Retícula en IA y HPC

El mercado de chiplets está siendo impulsado por el simple hecho de que los procesadores de IA y HPC de gran tama?o ya no son prácticos como dies monolíticos únicos en la vanguardia tecnológica. A medida que aumenta la demanda de cómputo, la integración multi-die ofrece a los dise?adores una forma de escalar la lógica, el acceso a memoria y la E/S sin forzar cada función en una sola pieza de silicio sobredimensionada. Por eso el mercado de chiplets está ahora estrechamente vinculado a la hoja de ruta de CPUs para servidores y aceleradores de IA, no solo a la innovación en empaquetado. AMD anunció en mayo de 2026 que su procesador EPYC Venice de 6.? generación entró en producción con la tecnología de 2 nm de TSMC, lo que confirma que el dise?o de CPUs basado en chiplets sigue siendo el camino probado hacia el silicio de servidor de próxima generación.^{[1]Advanced Micro Devices, "AMD Anuncia la Rampa de Producción del Procesador AMD EPYC de Próxima Generación 'Venice' en el Proceso Tecnológico de 2 nm de TSMC," Relaciones con Inversores de AMD, ir.amd.com} El mercado de chiplets también se beneficia porque los dies reutilizables más peque?os reducen la barrera económica para las empresas que no pueden financiar un programa completo de sistema en chip de vanguardia. Esa ventaja en costos y rendimiento está convirtiendo el dise?o de chiplets de una opción de alta gama en una estrategia de producto central en los programas de cómputo avanzado.

Adopción de Paquetes 2,5D y 3D Centrados en HBM

El mercado de chiplets también está siendo impulsado por la forma en que los sistemas de IA ahora combinan lógica de cómputo con memoria apilada en dise?os de paquetes densos a nivel de empaquetado. En la práctica, esto significa que los paquetes avanzados ya no son una característica de soporte, sino que se están convirtiendo en el centro de rendimiento del dispositivo completo. El mercado de chiplets se beneficia de este cambio porque la arquitectura de empaquetado ahora determina el ancho de banda, la latencia y la eficiencia de escalado tanto como la densidad de transistores. La especificación UCIe 3.0 lanzada en agosto de 2025 duplicó las tasas de datos admitidas a 48 GT/s y 64 GT/s, amplió el alcance de la banda lateral y a?adió nuevas funciones de gestión, lo que facilita el soporte de dise?os de paquetes multi-die más exigentes con el tiempo. Esa mejora es importante porque la memoria y la lógica se están dise?ando cada vez más juntas a nivel de empaquetado en lugar de seleccionarse por separado al final del proceso. Como resultado, el mercado de chiplets está avanzando hacia un codesarrollo más profundo entre dise?adores de aceleradores, especialistas en empaquetado y proveedores de memoria.

Reducción de NRE en Nodos Avanzados Mediante Reutilización de IP

El mercado de chiplets se está expandiendo porque el dise?o modular reduce el costo de acceder a nodos avanzados. En lugar de construir un sistema en chip personalizado completo, los proveedores pueden reutilizar dies de CPU, E/S, seguridad o interfaz y combinarlos con un die acelerador personalizado más peque?o. Eso reduce la presión de ingeniería no recurrente y hace que el mercado de chiplets sea más accesible para empresas fuera de los grupos de hiperscaladores y procesadores más grandes. Tenstorrent anunció su Ecosistema Open Chiplet Atlas en octubre de 2025 como un marco de interoperabilidad libre de regalías con más de 50 socios, lo que se?ala un creciente respaldo a los bloques de construcción compartidos y puntos de entrada de dise?o más abiertos.^{[2]Tenstorrent, "Tenstorrent Anuncia el Ecosistema Open Chiplet Atlas," Sala de Prensa de Tenstorrent, tenstorrent.com} El mercado de chiplets también debería ampliarse hacia sectores regulados porque los bloques validados reutilizables encajan más naturalmente con el trabajo estructurado de verificación y calificación. Esa combinación de menor costo de dise?o y mejor reutilización está haciendo que el desarrollo multi-die sea más viable comercialmente para una base de clientes más amplia.

Demanda de 5G, Nube y Redes para Silicio Desagregado

El mercado de chiplets no está impulsado únicamente por el cómputo, ya que las redes y la infraestructura en la nube también necesitan silicio desagregado con enlaces die a die de alto ancho de banda. Los sistemas de IA modernos dependen de GPUs, CPUs, DPUs, conmutadores, NICs y subsistemas de memoria que trabajan juntos dentro de una plataforma más amplia. Ese requisito a nivel de sistema está ampliando el mercado de chiplets más allá de las categorías clásicas de procesadores y hacia la arquitectura a escala de rack. NVIDIA presentó la plataforma Vera Rubin en marzo de 2026 con 7 nuevos chips que abarcan GPU, CPU, conmutación, redes y otras funciones, mostrando cómo la descomposición de sistemas al estilo chiplet está avanzando hacia el dise?o completo de infraestructura de IA. NVIDIA y Marvell también anunciaron una asociación NVLink Fusion en marzo de 2026, con NVIDIA comprometiendo 2 mil millones de USD a Marvell, lo que subraya el valor comercial de la integración personalizada de redes y XPU dentro de los despliegues de fábricas de IA de próxima generación.^{[3]Marvell Technology, "El Ecosistema de IA de NVIDIA se Expande al Unirse Marvell a Través de NVLink Fusion," Relaciones con Inversores de Marvell, investor.marvell.com} El mercado de chiplets tiene, por tanto, un segundo motor de demanda sólido en las redes de tejido y la infraestructura en la nube, no solo en el cómputo de propósito general.

Cuellos de Botella Térmicos y de Suministro de Energía en Paquetes Densos

El mercado de chiplets enfrenta un límite de ingeniería claro en la gestión térmica a medida que se empaquetan más cómputo y memoria en el mismo espacio. Los dise?os de paquetes densos 2,5D y 3D generan cargas de calor que los enfoques de refrigeración estándar tienen dificultades para manejar fuera de los entornos de centros de datos más grandes. Esta es una restricción directa para el mercado de chiplets porque el despliegue puede retrasarse incluso cuando el silicio en sí está listo para su envío. Un estudio de febrero de 2026 publicado en Materials mostró que la optimización térmica inteligente para paquetes heterogéneos basados en chiplets mejoró la resistencia térmica en un 31% y la caída de presión en un 42% a 500 W/cm?, pero aún dependía de estructuras microfluídicas integradas en lugar de métodos de refrigeración convencionales.^{[4]Xiaoming Li et al., "Investigación sobre Optimización Térmica Inteligente para Chips de IA Heterogéneamente Integrados Basados en Chiplets con Microcanales Fractales Inspirados en Venas de Hojas," Materials, mdpi.com} Un artículo de julio de 2025 en Scientific Reports también mostró que la co-optimización electrotérmica en redes de distribución de energía 2,5D puede reducir las tasas de error por debajo del 4%, aunque a?ade una complejidad y un costo de fabricación significativos.^{[5]Haoran Zhang et al., "Co-Optimización Electrotérmica de la Red de Distribución de Energía 2,5D con Refrigeración TTSV," Scientific Reports, nature.com} El resultado es que el mercado de chiplets sigue siendo más sólido en entornos de hiperscala, mientras que el despliegue empresarial más amplio aún depende de mejores soluciones térmicas y de suministro de energía.

Interoperabilidad entre Proveedores Inmadura y Responsabilidad de IP

El mercado de chiplets está avanzando más rápido en estándares eléctricos que en responsabilidad comercial. Incluso cuando dos chiplets pueden conectarse, los compradores aún necesitan claridad sobre la responsabilidad de garantía, el análisis de fallos y la exposición de IP cuando diferentes proveedores están involucrados en el mismo paquete. Esa incertidumbre ralentiza la adopción en el mercado de chiplets porque los clientes empresariales y regulados no quieren apertura técnica sin una propiedad comercial clara. UCIe 3.0 mejoró la capacidad de gestión, la recalibración en tiempo de ejecución, el alcance de la banda lateral y el soporte de apagado de emergencia, lo que ayuda al lado técnico de la operación entre múltiples proveedores. El ecosistema UCIe ahora incluye grandes empresas como AMD, Intel, Samsung y TSMC, lo que muestra un fuerte respaldo estratégico para la interoperabilidad común, aunque el plug-and-play comercial completo entre proveedores todavía está en desarrollo.^{[6]Consorcio UCIe, "Chiplet Summit 2026, Impulso de UCIe en un Ecosistema en Crecimiento," Consorcio UCIe, uciexpress.org} Hasta que las reglas de responsabilidad y las normas de calificación maduren más, el mercado de chiplets seguirá favoreciendo los ecosistemas cautivos y las asociaciones estrechamente gestionadas sobre los despliegues abiertos de mezcla y combinación.

*Nuestras previsiones consideran los impactos de impulsores y restricciones como direccionales, no aditivos. Las previsiones de impacto reflejan el crecimiento base, los efectos de mezcla y las interacciones entre variables.

Análisis de Segmentos

Las CPUs tuvieron el 34,54% de la participación del mercado de chiplets en 2025, mientras que se proyecta que los ASICs aceleradores de IA crecerán a una CAGR del 25,43% hasta 2031. Ese liderazgo refleja la escala de la base de servidores CPU existente y el hecho de que los dise?os de CPUs basados en chiplets ya están probados en despliegues en la nube y empresariales. El mercado de chiplets, por tanto, se ha apoyado en las CPUs para los ingresos a corto plazo mientras utiliza los ASICs de IA como el principal motor de crecimiento futuro. La hoja de ruta continua de EPYC de AMD, incluida la rampa de producción de mayo de 2026 para Venice en TSMC 2 nm, muestra que los CPUs de servidor avanzados aún dependen de la partición en chiplets para avanzar hacia la próxima generación de nodos. El mercado de chiplets también se beneficia porque las plataformas de CPU ofrecen a los compradores una ruta de validación familiar, lo que reduce el riesgo de adopción en comparación con categorías de aceleradores completamente nuevas.

Los ASICs aceleradores de IA se están expandiendo más rápido porque los hiperscaladores quieren silicio ajustado para cargas de trabajo específicas de entrenamiento e inferencia en lugar de solo cómputo de propósito general. Eso empuja al mercado de chiplets hacia tiles de cómputo personalizados, disposiciones de memoria especializadas y una optimización más estrecha a nivel de paquete para cada perfil de despliegue. Las GPUs aún retienen un peso de ingresos importante en el entrenamiento de IA, pero la línea entre GPUs, CPUs, DPUs, LPUs y otros aceleradores se está volviendo menos nítida. La plataforma Vera Rubin de NVIDIA combina múltiples clases de procesadores dentro de una arquitectura de sistema, lo que muestra cómo la integración heterogénea está difuminando los antiguos límites de tipo de procesador.^{[7]NVIDIA Corporation, "NVIDIA Vera Rubin Abre la Frontera de la IA Agéntica," Sala de Prensa de NVIDIA, nvidianews.nvidia.com} La industria de chiplets, por tanto, está avanzando hacia plataformas de procesadores mixtos en lugar de productos de categoría única bien definida.

El Empaquetado Basado en Interposer y Puente 2,5D representó el 37,71% del tama?o del mercado de chiplets en 2025, mientras que se proyecta que el Empaquetado Apilado 3D y de Unión Híbrida se expandirá a una CAGR del 24,76% hasta 2031. El liderazgo actual del 2,5D refleja su mayor madurez comercial, una base de herramientas más amplia y una mejor adecuación para los programas actuales de aceleradores de IA y CPUs de alta gama. En el mercado de chiplets, el 2,5D sigue siendo la plataforma de volumen práctica porque equilibra el rendimiento con la capacidad de fabricación mejor que los esquemas 3D más agresivos. El lanzamiento de UCIe 3.0 respalda esta posición porque las tasas de datos admitidas más altas y la gestión mejorada amplían lo que los dise?adores pueden hacer dentro de dise?os de paquetes multi-die avanzados antes de necesitar un cambio completo a un apilamiento de lógica 3D más complejo. Eso significa que el mercado de chiplets debería seguir dependiendo del 2,5D como la principal ruta de ensamblaje incluso mientras la próxima generación de formatos de paquete gana impulso.

Al mismo tiempo, la unión híbrida está redefiniendo la dirección a largo plazo del empaquetado porque admite una integración vertical más estrecha y una mayor densidad de interconexión. Esto le da al mercado de chiplets un camino hacia menor latencia y mayor ancho de banda sin simplemente ampliar los interposers o las huellas del sustrato. Los enlaces ópticos y de alta velocidad die a die también están ampliando el papel del dise?o de paquetes avanzados en los futuros sistemas de escalado. Ayar Labs anunció en septiembre de 2025 que se asoció con Alchip Technologies para integrar chiplets de E/S óptica TeraPHY UCIe en los dise?os de ASIC de alto rendimiento de Alchip, lo que muestra cómo el empaquetado avanzado se está extendiendo más allá de las interconexiones eléctricas.^{[8]Ayar Labs, "Ayar Labs y Alchip Escalan la Infraestructura de IA con ?ptica Co-Empaquetada," Noticias de Ayar Labs, ayarlabs.com} La industria de chiplets, por tanto, mantiene el 2,5D como el caballo de batalla actual mientras prepara los modelos de paquetes 3D y ópticos para el próximo paso de rendimiento.

Los Centros de Datos y la Computación en la Nube tuvieron el 43,67% del tama?o del mercado de chiplets en 2025 y se proyecta que crecerán a una CAGR del 25,92% hasta 2031. Esta rara combinación de mayor participación y crecimiento más rápido muestra que el gasto en infraestructura de IA aún tiene margen para expandirse en lugar de simplemente reemplazar sistemas más antiguos. El mercado de chiplets está centrado en los centros de datos porque es donde los compradores están dispuestos a pagar por mayor densidad de ancho de banda, grupos de memoria más grandes y soluciones de refrigeración más avanzadas. NVIDIA anunció en marzo de 2026 que los principales proveedores de nube y desarrolladores de IA estaban en lista para los despliegues de Vera Rubin, lo que confirma que los sistemas de próxima generación con gran cantidad de chiplets están siendo absorbidos primero por los operadores de cómputo a gran escala. El mercado de chiplets también se beneficia de un modelo de aprovisionamiento de doble vía en el que los hiperscaladores compran plataformas comerciales mientras financian sus propios programas de ASIC personalizados.

Esa misma concentración crea riesgo de asignación para los usuarios finales más peque?os porque la capacidad de empaquetado avanzado premium tiende a ser reclamada primero por los compradores de infraestructura de IA más grandes. La computación de alto rendimiento sigue siendo un segundo grupo de demanda importante, especialmente en cargas de trabajo científicas, de defensa y de simulación donde la densidad de cómputo y la proximidad de la memoria importan. La automoción y la movilidad son todavía usuarios en etapas más tempranas, pero las arquitecturas de chiplets se adaptan al movimiento hacia una electrónica vehicular más centralizada y requisitos de validación más estrictos. Las aplicaciones industriales, de IA en el borde y aeroespaciales son más peque?as en volumen, pero siguen siendo atractivas en el mercado de chiplets porque recompensan la disciplina de die conocido bueno, los largos ciclos de calificación y los objetivos de rendimiento especializados.^{[9]Asociación de Tecnología de Estado Sólido JEDEC, "Estándar de Adquisición para Die Conocido Bueno," JEDEC, jedec.org} El mercado de chiplets, por tanto, se está ampliando por aplicación, pero su base de valor sigue firmemente anclada en la demanda de la nube y los centros de datos.

Análisis Geográfico

Mercado de Chiplets en 础蝉颈补-笔补肠í蹿颈肠辞

础蝉颈补-笔补肠í蹿颈肠辞 concentró el 35,93% de la cuota del mercado de chiplets en 2025, lo que la convirtió en la mayor base regional para dicho mercado. La región lidera porque 罢补颈飞á苍 sigue siendo central para la producción avanzada de fundición e integración de paquetes, mientras que Corea del Sur aporta una importante capacidad en memoria y empaquetado. El mercado de chiplets también depende de la profundidad del ecosistema OSAT y de sustratos de 础蝉颈补-笔补肠í蹿颈肠辞, que respalda la producción a escala de maneras que pocas otras regiones pueden igualar. La actualización de AMD en mayo de 2026 sobre la producción de Venice en TSMC a 2 nm refuerza el papel de 罢补颈飞á苍 como centro de ejecución principal para los programas avanzados de chips para servidores. 闯补辫ó苍 está consolidando su posición en el mercado de chiplets a través de equipos, materiales y capacidad de empaquetado, a medida que la cadena de suministro regional avanza hacia la fabricación en nodos más avanzados. La SEAJ proyectó que el mercado doméstico japonés de equipos para semiconductores crecería un 22% en el ejercicio fiscal 2026, lo que apunta a un canal local más sólido para la futura capacidad de empaquetado y fabricación de chips.^{[10]Japan Semiconductor Equipment Association, "Semiconductor and FPD Manufacturing Equipment Forecast," SEAJ, seaj.or.jp}

Mercado de Chiplets en América del Norte

Se proyecta que América del Norte se expanda a una CAGR del 26,41% hasta 2031, lo que la convierte en la geografía de mayor crecimiento en el mercado de chiplets. El crecimiento está impulsado por la concentración de hiperescaladores, empresas de chips sin fábrica propia, dise?adores avanzados de sistemas y la inversión orientada por políticas en capacidad doméstica de semiconductores. El mercado de chiplets es especialmente activo en América del Norte porque muchas de las empresas que definen la arquitectura de sistemas de inteligencia artificial tienen su sede allí, incluso cuando la fabricación sigue abarcando 础蝉颈补-笔补肠í蹿颈肠辞. Ayar Labs cerró una ronda Serie E de 500 millones de USD en marzo de 2026 y declaró que utilizaría la financiación para acelerar la producción de óptica co-empaquetada y expandir sus operaciones en 罢补颈飞á苍, lo que refleja el papel de la región como centro de dise?o y capital conectado a la ejecución manufacturera asiática. La alianza entre NVIDIA y Marvell en torno a NVLink Fusion, anunciada en marzo de 2026, también pone de relieve cómo el mercado de chiplets en América del Norte está siendo moldeado por alianzas de plataformas en torno a XPU personalizadas, redes y fotónica.

Mercado de Chiplets en EMEA y América del Sur

Europa ocupa una posición menor en el mercado de chiplets; sin embargo, está adquiriendo mayor relevancia a través de casos de uso en automoción, industria, aeroespacial y computación segura. El perfil de demanda de la región favorece las soluciones multi-die validadas y específicas para aplicaciones, más que el volumen puro de envíos. América del Sur y Oriente Medio y ?frica siguen siendo participantes en etapa temprana en el mercado de chiplets, con una demanda vinculada principalmente a la infraestructura de inteligencia artificial importada y a la construcción de centros de datos en la nube. Estas regiones son todavía modestas hoy en día, pero deberían hacerse más visibles a medida que el alcance de los hiperescaladores se amplíe y las plataformas de computación avanzada se extiendan a más mercados finales.