麻豆视频

Tendances et Analyses du Marché

?chappement à la Limite de Réticule pour l'IA et l'Informatique Haute Performance

Le marché des chiplets est porté par le simple fait que les très grands processeurs d'IA et d'informatique haute performance ne sont plus pratiques en tant que puces monolithiques uniques à la pointe de la technologie. ? mesure que la demande de calcul augmente, l'intégration multi-puces offre aux concepteurs un moyen de faire évoluer la logique, l'accès à la mémoire et les entrées/sorties sans forcer chaque fonction sur un seul bloc de silicium surdimensionné. C'est pourquoi le marché des chiplets est désormais étroitement lié à la feuille de route des CPU serveur et des accélérateurs d'IA, et pas seulement à l'innovation en matière d'emballage. AMD a annoncé en mai 2026 que son processeur EPYC Venice de 6e génération était entré en production sur la technologie 2 nm de TSMC, ce qui confirme que la conception de CPU à base de chiplets reste la voie éprouvée vers le silicium serveur de nouvelle génération.^{[1]Advanced Micro Devices, "AMD annonce la montée en production du processeur AMD EPYC de nouvelle génération 'Venice' sur la technologie de processus 2 nm de TSMC," Relations Investisseurs AMD, ir.amd.com} Le marché des chiplets bénéficie également du fait que les puces réutilisables plus petites abaissent la barrière économique pour les entreprises qui ne peuvent pas financer un programme complet de système sur puce à la pointe de la technologie. Cet avantage en termes de co?t et de rendement transforme la conception de chiplets d'une option haut de gamme en une stratégie de produit centrale pour les programmes de calcul avancé.

Adoption des Emballages 2,5D et 3D Centrés sur la HBM

Le marché des chiplets est également porté par la manière dont les systèmes d'IA combinent désormais la logique de calcul avec la mémoire empilée dans des conceptions denses au niveau de l'emballage. En pratique, cela signifie que les emballages avancés ne sont plus une fonctionnalité de support ; ils deviennent le centre de performance de l'ensemble du dispositif. Le marché des chiplets bénéficie de ce changement car l'architecture d'emballage détermine désormais la bande passante, la latence et l'efficacité de mise à l'échelle autant que la densité des transistors. La spécification UCIe 3.0, publiée en ao?t 2025, a doublé les débits de données pris en charge à 48 GT/s et 64 GT/s, étendu la portée de la bande latérale et ajouté de nouvelles fonctionnalités de gérabilité, ce qui facilite la prise en charge de conceptions d'emballages multi-puces plus exigeantes au fil du temps. Cette amélioration est importante car la mémoire et la logique sont de plus en plus con?ues ensemble au niveau de l'emballage plut?t que sélectionnées séparément en fin de processus. En conséquence, le marché des chiplets évolue vers un co-développement plus étroit entre les concepteurs d'accélérateurs, les spécialistes de l'emballage et les fournisseurs de mémoire.

Réduction des Co?ts NRE sur les N?uds Avancés par la Réutilisation de la Propriété Intellectuelle

Le marché des chiplets se développe parce que la conception modulaire réduit le co?t d'accès aux n?uds avancés. Au lieu de construire un système sur puce personnalisé complet, les fournisseurs peuvent réutiliser des puces CPU, d'E/S, de sécurité ou d'interface et les combiner avec une puce accélératrice personnalisée plus petite. Cela réduit la pression des co?ts d'ingénierie non récurrents et rend le marché des chiplets plus accessible aux entreprises extérieures aux plus grands groupes d'hyperscalers et de processeurs. Tenstorrent a annoncé son écosystème Open Chiplet Atlas en octobre 2025 en tant que cadre d'interopérabilité libre de droits avec plus de 50 partenaires, ce qui signale un soutien croissant aux blocs de construction partagés et à des points d'entrée de conception plus ouverts.^{[2]Tenstorrent, "Tenstorrent annonce l'écosystème Open Chiplet Atlas," Salle de presse Tenstorrent, tenstorrent.com} Le marché des chiplets devrait également s'élargir aux secteurs réglementés car les blocs validés réutilisables s'intègrent plus naturellement aux travaux de vérification et de qualification structurés. Cette combinaison de co?ts de conception réduits et d'une meilleure réutilisation rend le développement multi-puces plus réaliste commercialement pour une base de clients plus large.

Demande de la 5G, du Cloud et des Réseaux pour le Silicium Désagrégé

Le marché des chiplets n'est pas uniquement porté par le calcul, car les réseaux et l'infrastructure en nuage ont également besoin de silicium désagrégé avec des liaisons puce à puce à haute bande passante. Les systèmes d'IA modernes dépendent de GPU, CPU, DPU, commutateurs, NIC et sous-systèmes de mémoire fonctionnant ensemble au sein d'une plateforme plus large. Cette exigence au niveau du système élargit le marché des chiplets au-delà des catégories de processeurs classiques vers l'architecture à l'échelle du rack. NVIDIA a présenté la plateforme Vera Rubin en mars 2026 avec 7 nouvelles puces couvrant les fonctions GPU, CPU, commutation, réseau et autres, montrant comment la décomposition de système de type chiplet s'intègre dans la conception complète de l'infrastructure d'IA. NVIDIA et Marvell ont également annoncé un partenariat NVLink Fusion en mars 2026, avec NVIDIA s'engageant à investir 2 milliards USD dans Marvell, ce qui souligne la valeur commerciale de l'intégration de réseaux personnalisés et de XPU dans les déploiements d'usines d'IA de nouvelle génération.^{[3]Marvell Technology, "L'écosystème IA de NVIDIA s'élargit alors que Marvell s'associe via NVLink Fusion," Relations Investisseurs Marvell, investor.marvell.com} Le marché des chiplets dispose donc d'un second moteur de demande solide dans les infrastructures de réseau et en nuage, et pas seulement dans le calcul à usage général.

Goulots d'?tranglement Thermiques et d'Alimentation en ?nergie dans les Emballages Denses

Le marché des chiplets se heurte à une limite d'ingénierie claire en matière de gestion thermique à mesure que davantage de calcul et de mémoire sont regroupés dans le même encombrement. Les conceptions d'emballages denses 2,5D et 3D créent des charges thermiques que les approches de refroidissement standard peinent à gérer en dehors des plus grands environnements de centres de données. Il s'agit d'un frein direct au marché des chiplets car le déploiement peut être retardé même lorsque le silicium lui-même est prêt à être expédié. Une étude publiée en février 2026 dans Materials a montré que l'optimisation thermique intelligente pour les emballages hétérogènes à base de chiplets améliorait la résistance thermique de 31 % et la chute de pression de 42 % à 500 W/cm?, mais dépendait encore de structures microfluidiques intégrées plut?t que de méthodes de refroidissement conventionnelles.^{[4]Xiaoming Li et al., "Recherche sur l'optimisation thermique intelligente pour les puces d'IA à intégration hétérogène à base de chiplets intégrant des microcanaux fractals inspirés des nervures foliaires," Materials, mdpi.com} Un article de juillet 2025 dans Scientific Reports a également montré que la co-optimisation électrothermique dans les réseaux d'alimentation 2,5D peut réduire les taux d'erreur en dessous de 4 %, bien qu'elle ajoute une complexité de fabrication et des co?ts significatifs.^{[5]Haoran Zhang et al., "Co-optimisation électrothermique du réseau de distribution d'énergie 2,5D avec refroidissement TTSV," Scientific Reports, nature.com} Il en résulte que le marché des chiplets reste le plus solide dans les environnements hyperscale, tandis que le déploiement plus large en entreprise dépend encore de meilleures solutions thermiques et d'alimentation en énergie.

Interopérabilité Inter-Fournisseurs Immature et Responsabilité en Matière de Propriété Intellectuelle

Le marché des chiplets progresse plus vite sur les normes électriques que sur la responsabilité commerciale. Même lorsque deux chiplets peuvent se connecter, les acheteurs ont encore besoin de clarté sur la responsabilité en matière de garantie, l'analyse des défaillances et l'exposition à la propriété intellectuelle lorsque différents fournisseurs sont impliqués dans le même emballage. Cette incertitude ralentit l'adoption sur le marché des chiplets car les clients des entreprises et des secteurs réglementés ne veulent pas d'ouverture technique sans propriété commerciale claire. L'UCIe 3.0 a amélioré la gérabilité, le recalibrage en temps réel, la portée de la bande latérale et la prise en charge de l'arrêt d'urgence, ce qui aide le c?té technique de l'exploitation multi-fournisseurs. L'écosystème UCIe comprend désormais des entreprises majeures telles qu'AMD, Intel, Samsung et TSMC, ce qui témoigne d'un fort soutien stratégique à l'interopérabilité commune, même si le véritable plug-and-play marchand est encore en développement.^{[6]Consortium UCIe, "Chiplet Summit 2026, Dynamique UCIe au sein d'un écosystème en pleine croissance," Consortium UCIe, uciexpress.org} Tant que les règles de responsabilité et les normes de qualification n'auront pas davantage m?ri, le marché des chiplets continuera de favoriser les écosystèmes captifs et les partenariats étroitement gérés plut?t que les déploiements ouverts de type mix-and-match.

*Nos prévisions considèrent les impacts des moteurs et des contraintes comme directionnels et non additifs. Les prévisions d'impact reflètent la croissance de référence, les effets de composition et les interactions entre variables.

Analyse des Segments

Les CPU détenaient 34,54 % de la part du marché des chiplets en 2025, tandis que les ASIC accélérateurs d'IA devraient cro?tre à un CAGR de 25,43 % jusqu'en 2031. Ce leadership reflète l'ampleur de la base de serveurs CPU existante et le fait que les architectures de CPU à base de chiplets sont déjà éprouvées dans les déploiements en nuage et en entreprise. Le marché des chiplets s'est donc appuyé sur les CPU pour les revenus à court terme tout en utilisant les ASIC d'IA comme principal moteur de croissance futur. La feuille de route EPYC continue d'AMD, y compris la montée en production de Venice sur le 2 nm de TSMC en mai 2026, montre que les CPU serveur avancés s'appuient toujours sur le partitionnement en chiplets pour passer à la génération de n?uds suivante. Le marché des chiplets bénéficie également du fait que les plateformes CPU offrent aux acheteurs un chemin de validation familier, ce qui réduit le risque d'adoption par rapport aux catégories d'accélérateurs entièrement nouvelles.

Les ASIC accélérateurs d'IA se développent plus rapidement car les hyperscalers veulent du silicium adapté à des charges de travail d'entra?nement et d'inférence spécifiques plut?t qu'uniquement du calcul à usage général. Cela pousse le marché des chiplets vers des tuiles de calcul personnalisées, des arrangements de mémoire spécialisés et une optimisation plus étroite au niveau de l'emballage pour chaque profil de déploiement. Les GPU conservent encore un poids de revenus majeur dans l'entra?nement de l'IA, mais la frontière entre GPU, CPU, DPU, LPU et autres accélérateurs devient moins nette. La plateforme Vera Rubin de NVIDIA combine plusieurs classes de processeurs au sein d'une architecture système unique, montrant comment l'intégration hétérogène brouille les anciennes frontières entre types de processeurs.^{[7]NVIDIA Corporation, "NVIDIA Vera Rubin ouvre la frontière de l'IA agentique," Salle de presse NVIDIA, nvidianews.nvidia.com} Le secteur des chiplets évolue donc vers des plateformes de processeurs mixtes plut?t que vers des produits à catégorie unique bien définie.

L'emballage à interposeur 2,5D et à pont représentait 37,71 % de la taille du marché des chiplets en 2025, tandis que l'emballage empilé 3D et à liaison hybride devrait progresser à un CAGR de 24,76 % jusqu'en 2031. La position de leader actuelle du 2,5D reflète sa meilleure maturité commerciale, sa base d'outillage plus large et sa meilleure adéquation aux programmes actuels d'accélérateurs d'IA et de CPU haut de gamme. Sur le marché des chiplets, le 2,5D reste la plateforme de volume pratique car il équilibre mieux les performances et la fabricabilité que les schémas 3D plus agressifs. La publication de l'UCIe 3.0 soutient cette position car des débits de données pris en charge plus élevés et une gérabilité améliorée étendent ce que les concepteurs peuvent faire dans des architectures d'emballages multi-puces avancées avant d'avoir besoin d'un passage complet à un empilement logique 3D plus complexe. Cela signifie que le marché des chiplets devrait continuer à s'appuyer sur le 2,5D comme principal chemin d'assemblage, même pendant que la prochaine génération de formats d'emballage prend de l'élan.

Dans le même temps, la liaison hybride redéfinit la direction à long terme de l'emballage car elle permet une intégration verticale plus étroite et une meilleure densité d'interconnexion. Cela offre au marché des chiplets une voie vers une latence plus faible et une bande passante plus élevée sans simplement agrandir les interposeurs ou les empreintes de substrat. Les liaisons optiques et à haute vitesse puce à puce élargissent également le r?le de la conception d'emballages avancés dans les futurs systèmes de montée en échelle. Ayar Labs a annoncé en septembre 2025 un partenariat avec Alchip Technologies pour intégrer les chiplets d'E/S optiques TeraPHY UCIe dans les conceptions ASIC haute performance d'Alchip, montrant comment l'emballage avancé s'étend au-delà des seules interconnexions électriques.^{[8]Ayar Labs, "Ayar Labs et Alchip font évoluer l'infrastructure d'IA avec l'optique co-packagée," Actualités Ayar Labs, ayarlabs.com} Le secteur des chiplets conserve donc le 2,5D comme cheval de bataille actuel tout en préparant les modèles d'emballage 3D et optiques pour la prochaine étape de performance.

Les centres de données et l'informatique en nuage détenaient 43,67 % de la taille du marché des chiplets en 2025 et devraient cro?tre à un CAGR de 25,92 % jusqu'en 2031. Cette rare combinaison de la plus grande part et de la croissance la plus rapide montre que les dépenses en infrastructure d'IA ont encore de la marge pour se développer plut?t que de simplement remplacer les anciens systèmes. Le marché des chiplets est centré sur les centres de données car c'est là que les acheteurs sont prêts à payer pour une densité de bande passante plus élevée, des pools de mémoire plus importants et des solutions de refroidissement plus avancées. NVIDIA a annoncé en mars 2026 que les principaux fournisseurs de services en nuage et les développeurs d'IA étaient en attente de déploiements Vera Rubin, ce qui confirme que les systèmes de nouvelle génération à forte densité de chiplets sont d'abord absorbés par les opérateurs de calcul à grande échelle. Le marché des chiplets bénéficie également d'un modèle d'approvisionnement à double voie dans lequel les hyperscalers achètent des plateformes marchandes tout en finan?ant leurs propres programmes ASIC personnalisés.

Cette même concentration crée un risque d'allocation pour les utilisateurs finaux plus petits car la capacité d'emballage avancé premium tend à être revendiquée en premier par les plus grands acheteurs d'infrastructure d'IA. L'informatique haute performance reste un second bassin de demande important, notamment dans les charges de travail scientifiques, de défense et de simulation où la densité de calcul et la proximité de la mémoire sont importantes. L'automobile et la mobilité sont encore des utilisateurs à un stade plus précoce, mais les architectures de chiplets s'adaptent au mouvement vers une électronique de véhicule plus centralisée et des exigences de validation plus strictes. Les applications industrielles, d'IA en périphérie et aérospatiales sont plus modestes en volume, mais elles restent attractives sur le marché des chiplets car elles récompensent la discipline des puces bonnes connues, les longs cycles de qualification et les objectifs de performance spécialisés.^{[9]Association des Technologies à ?tat Solide JEDEC, "Norme d'approvisionnement pour les puces bonnes connues," JEDEC, jedec.org} Le marché des chiplets s'élargit donc par application, mais sa base de valeur reste fermement ancrée dans la demande des services en nuage et des centres de données.

Analyse Géographique

Marché des Chiplets en Asie-Pacifique

L'Asie-Pacifique détenait 35,93 % de la part de marché des chiplets en 2025, ce qui en faisait la plus grande base régionale pour le marché des chiplets. La région est en tête car Ta?wan reste au c?ur de la production avancée de fonderies et de l'intégration de bo?tiers, tandis que la Corée du Sud apporte d'importantes capacités en matière de mémoire et d'encapsulation. Le marché des chiplets dépend également de la profondeur de l'écosystème OSAT et de substrats de l'Asie-Pacifique, qui soutient la production à grande échelle d'une manière que peu d'autres régions peuvent égaler. La mise à jour d'AMD en mai 2026 concernant la production Venice chez TSMC en 2 nm renforce le r?le de Ta?wan en tant que hub d'exécution central pour les programmes avancés de puces serveur. Le Japon renforce sa position sur le marché des chiplets gr?ce aux équipements, aux matériaux et aux capacités d'encapsulation, à mesure que la cha?ne d'approvisionnement régionale s'oriente davantage vers la fabrication en n?uds avancés. La SEAJ a prévu que le marché national japonais des équipements de fabrication de semi-conducteurs cro?trait de 22 % au cours de l'exercice fiscal 2026, ce qui indique un pipeline local plus solide pour les futures capacités d'encapsulation et de fabrication de puces.^{[10]Japan Semiconductor Equipment Association, "Semiconductor and FPD Manufacturing Equipment Forecast," SEAJ, seaj.or.jp}

Marché des Chiplets en Amérique du Nord

L'Amérique du Nord devrait se développer à un CAGR de 26,41 % jusqu'en 2031, ce qui en fait la géographie à la croissance la plus rapide sur le marché des chiplets. Cette croissance est portée par la concentration d'hyperscalers, d'entreprises de puces sans usine, de concepteurs de systèmes avancés et d'investissements guidés par des politiques dans les capacités nationales de semi-conducteurs. Le marché des chiplets est particulièrement actif en Amérique du Nord, car bon nombre des entreprises qui définissent l'architecture des systèmes d'intelligence artificielle y sont implantées, même lorsque la fabrication s'étend encore à l'Asie-Pacifique. Ayar Labs a bouclé un tour de table de série E de 500 millions USD en mars 2026 et a indiqué qu'elle utiliserait ce financement pour accélérer la production d'optiques co-packagées et développer ses activités à Ta?wan, ce qui illustre le r?le de la région en tant que centre de conception et de capital connecté à l'exécution manufacturière asiatique. Le partenariat NVLink Fusion entre NVIDIA et Marvell, annoncé en mars 2026, souligne également la manière dont le marché des chiplets en Amérique du Nord est fa?onné par des alliances de plateformes autour des XPU personnalisés, des réseaux et de la photonique.

Marché des Chiplets en Europe, Moyen-Orient, Afrique et Amérique du Sud

L'Europe occupe une position plus modeste sur le marché des chiplets, mais elle devient de plus en plus pertinente gr?ce aux cas d'usage dans les secteurs automobile, industriel, aérospatial et du calcul sécurisé. Le profil de demande de la région favorise des solutions multi-puces validées et spécifiques aux applications plut?t qu'un volume d'expéditions brut. L'Amérique du Sud ainsi que le Moyen-Orient et l'Afrique restent des participants en phase précoce sur le marché des chiplets, avec une demande principalement liée aux infrastructures d'intelligence artificielle importées et aux déploiements de centres de données cloud. Ces régions restent modestes aujourd'hui, mais elles devraient devenir plus visibles à mesure que la portée des hyperscalers s'étend et que les plateformes de calcul avancé se répandent dans davantage de marchés finaux.